SystemVerilog

SystemVerilog是在Verilog基础上发展而来的一种面向数字IC验证的HDL语言。在数字IC设计领域中也有一定的应用。